

**RECEPTION LEVEL DETECTING CIRCUIT**

Patent Number: JP6045831  
Publication date: 1994-02-18  
Inventor(s): KATAGIRI HIDEKI  
Applicant(s): NEC CORP  
Requested Patent: ☐ JP6045831  
Application Number: JP19920100103 19920421  
Priority Number(s):  
IPC Classification: H03D1/02  
EC Classification:  
Equivalents:

---

**Abstract**

---

**PURPOSE:** To improve accuracy for high-flexibility reception level judgement or detection time by statistically processing the judgement of a reception level judging circuit when a reception level is instable or extremely low.

**CONSTITUTION:** This circuit is composed of an envelop detection circuit 1 to detect the envelop of a received signal 1a, amplifier 2 to amplify the output signal of the envelop detection circuit 1, reference voltage source 4 to generate a reference voltage VR, level detection circuit 3 to compare the magnitude of the output voltage VR from the reference voltage source 4 with the level of an output signal voltage VS from the amplifier 2 and to output the compared result as a level detection signal 5, and level detection judging equipment 6 to statistically judge whether or not the reception level is a specified level or higher with the output of the level detector 3 together with a reference time signal 6a as input signals.

---

Data supplied from the esp@cenet database - I2

#### **Excerpt of Reference 4**

Japanese Patent Laid-open No. Hei 6-45831

Laid-open on February 18, 1994

Japanese Patent Application No. Hei 4-100103

Filed on April 21, 1992

Title of the Invention: Receiving Level Detecting Circuit

Description of the Invention:

This invention relates to a receiving level detector having a function to decide a receiving level statistically even if the receiving level is significantly weak.

A conventional receiving level detector as shown in Fig. 4 comprises an envelope detector 1, an amplifier 2, a level detector 3 and a reference voltage source 4. Envelope detector 1 detects the envelope of a received signal 1a and outputs a detected envelope to amplifier 2. Amplifier 2 amplifies the outputted signal at a fixed rate and outputs it to level detector 3. Level detector 3 compares the output  $V_s$  of amplifier 2 with a reference voltage  $V_r$  and outputs the result of the comparison as a level detecting signal 5. If  $V_s > V_r$ , level detecting signal 5 indicates a valid reception. If  $V_s < V_r$ , level detecting signal 5 indicates an invalid reception.

Fig. 1 shows an embodiment of the invention, comprising an envelope detector 1, an amplifier 2, a level detector 3, a reference voltage source 4 and a level detection deciding unit 6. Envelope detector 1 detects the envelope of a received signal 1a and outputs a detected envelope to amplifier 2. Amplifier 2 amplifies the outputted signal at a fixed rate and outputs it to level detector 3. Level detector 3 compares the output  $V_s$  of amplifier 2 with a reference voltage  $V_r$  and outputs the result of the comparison as a level detecting signal 5. If  $V_s > V_r$ , level detecting signal 5 indicates a valid reception. If  $V_s < V_r$ , level detecting signal 5 indicates an invalid reception. Level detection deciding unit 6 receives level detecting signal 5 and a reference time signal indicating a reference time, decides statistically whether a signal above a

predetermined level has been received, and outputs a result of the decision as a level detecting signal 7.

Fig. 2 shows the construction of level detection deciding unit 6, and Fig. 3 shows a time chart for explaining the operation of unit 6.

+2、…と増加し、レベル検出信号5が受信レベル低下によりカウントダウンを意味するときには、基準時間信号6aと同期して、 $T_0 + 1$ 、 $T_0$ とカウントダウンし、 $T_0$ 以下には下がらなくなっている。したがって、カウントアップ時間が大きいとき、アップダウンカウンタ6cは最大値を示し、レベル検出信号7にレベル検出が有効レベルであることを通知し、カウントアップを停止する。従って、レベル検出信号5の信号が変動した場合においても、レベル検出信号7は安定した出力を保つことができる。レベル検出信号7を処理した後、アップダウンカウンタ回路6cへ初期値設定信号を出力することで再度正確な検出ができる。

【0007】

【発明の効果】上述したように本発明は、レベル検出判定器を追加することにより、包絡線検出回路の出力が不安定であったり、 $V_1$ と $V_2$ がほぼ同レベルの場合でも、レベル検出信号を安定に出力できる。また、基準時間信号の時間間隔を制御することによって、柔軟性を高めたり、検出時間精度を向上させることが可能となる効果

\* 果がある。

【図面の簡単な説明】

【図1】本発明の一実施例のブロック図である。

【図2】本実施例のレベル検出判定器の構成図である。

【図3】本実施例のタイミングチャートである。

【図4】従来の受信レベル検出回路のブロック図である。

【符号の説明】

- |    |              |
|----|--------------|
| 1  | 包絡線検出回路      |
| 2  | 増幅器          |
| 3  | レベル検出器       |
| 4  | 基準電圧源        |
| 5  | レベル検出信号      |
| 6  | レベル検出判定器     |
| 6a | 基準時間信号       |
| 6b | 初期値設定回路      |
| 6c | アップダウンカウンタ回路 |
| 7  | レベル検出信号      |

【図1】




FIG. 1

Reference 4

【図2】




FIG. 2

【図3】




FIG. 3

【図4】




FIG. 4

Reference 4

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-45831

(43)公開日 平成6年(1994)2月18日

(51)IntCl.<sup>5</sup>

H 0 3 D 1/02

識別記号

庁内整理番号

4239-5 J

F I

技術表示箇所

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号

特願平4-100103

(22)出願日

平成4年(1992)4月21日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 片桐 秀樹

東京都港区芝五丁目7番1号日本電気株式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54)【発明の名称】 受信レベル検出回路

(57)【要約】

【目的】受信レベルが不安定か、又は非常に低い場合に、受信レベル判定回路の判定を統計的に処理し、柔軟性の高い受信レベル判定や、検出時間精度を向上させることを可能とする。

【構成】受信信号の包絡線を検出する包絡線検出回路1と、包絡線検出回路1の出力信号を増幅する増幅器2と、基準電圧 $V_b$ を発生させる基準電圧源4と、基準電圧源4の出力電圧 $V_b$ と前記増幅器の出力信号電圧 $V_s$ との大小を比較し比較結果をレベル検出信号として出力するレベル検出回路3と、このレベル検出回路の出力と基準時間信号を入力信号として規定受信受信レベル以上かどうかを統計的に判定するレベル検出判定器6とから構成される。



## 【特許請求の範囲】

【請求項1】 受信信号の包絡線を検出する包絡線検出回路と、この包絡線検出回路の出力信号を増幅する増幅器と、基準電圧 $V_r$ を発生させる基準電圧源と、この基準電圧源の出力電圧 $V_r$ と前記増幅器の出力信号電圧 $V_s$ との大小を比較し比較結果をレベル検出信号として出力するレベル検出回路とを有する受信レベル検出回路において、前記レベル検出回路のレベル検出信号と基準時間信号を入力して前記レベル検出信号が $V_s > V_r$ の場合にカウントアップし $V_s < V_r$ の場合にカウントダウンして統計的に判定するレベル検出判定器とを有することを特徴とする受信レベル検出回路。

【請求項2】 前記レベル検出判定器が前記レベル検出信号と基準時間信号を示すクロック信号を伝送する基準時間信号とを入力し、クロックをもとに計数するアップダウンカウンタ回路と、 $V_s > V_r$ 又は $V_s < V_r$ の判定結果の計数基準データを出力する初期値設定回路とを備えていることを特徴とする請求項1記載の受信レベル検出回路。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は受信レベル検出回路に関し、特に受信レベルの変動、または、受信レベルが非常に弱い等の場合において、受信レベルの判定を統計的に処理する機能を有する受信レベル検出回路に関する。

## 【0002】

【従来の技術】 従来の受信レベル検出回路は図4に示すように、包絡線検出回路1、増幅器2、レベル検出器3及び基準電圧源4とから構成されている。まず、包絡線検出回路1は入力される受信信号1aの包絡線を検出し、検出した包絡線を増幅器2へ出力する。増幅器2は包絡線検出器1の出力信号を一定の割合で増幅し、レベル検出器3へ出力する。レベル検出器3は増幅器2の出力信号の電圧 $V_s$ と基準電圧源4から出力される基準電圧 $V_r$ との電圧差を比較し、その比較結果をレベル検出信号5として出力する。ここで、増幅器2の出力結果 $V_s$ と基準電圧源4の出力電圧 $V_r$ との電圧差が、 $V_s > V_r$ の時には、レベル検出信号5に有効を示すレベル信号を出力し、 $V_s < V_r$ の時には、レベル検出信号5に無効レベルの信号を出力して受信信号の有効レベル/無効レベルの判定を行っていた。なお、この無効レベルとは受信レベルが変動するか、非常に低く、安定した品質の受信信号を得られないレベルである。

## 【0003】

【発明が解決しようとする課題】 この従来の受信レベル検出回路は、包絡線検出回路検出能力に比較して入力信号レベルが低い場合に、出力結果が不安定になったり、雑音が多く含まれるので、レベル検出器の出力が正しいレベルを示さない欠点がある。また、増幅器の出力電圧 $V_s$ が基準電圧源の出力電圧 $V_r$ とほぼ同レベルの場合

に、有効/無効の判定結果を正しく通知できない欠点もある。

## 【0004】

【課題を解決するための手段】 本発明の受信レベル検出回路は、受信信号の包絡線を検出する包絡線検出回路と、この包絡線検出回路の出力信号を増幅する増幅器と、基準電圧 $V_r$ を発生させる基準電圧源と、この基準電圧源の出力電圧 $V_r$ と前記増幅器の出力信号電圧 $V_s$ との大小を比較し比較結果をレベル検出信号として出力するレベル検出回路とを有する受信レベル検出回路において、前記レベル検出回路のレベル検出信号と基準時間信号を入力して前記レベル検出信号が $V_s > V_r$ の場合にカウントアップし $V_s < V_r$ の場合にカウントダウンして統計的に判定するレベル検出判定器とを有する。

## 【0005】

【実施例】 次に本発明について図面を参照して説明する。図1は本発明の一実施例のブロック図である。図2は本実施例の要部の構成図、図3は本実施例の各部信号のタイミングチャートである。図1の実施例は、包絡線検出回路1、増幅器2、レベル検出器3、基準電圧源4、レベル検出判定器6とから構成されている。包絡線検出回路1は入力される受信信号1aの包絡線を検出し、検出した包絡線を増幅器2へ出力する。増幅器2は包絡線検出器1の出力信号を一定の割合で増幅し、レベル検出器3へ出力する。レベル検出器3は増幅器2の出力信号の電圧 $V_s$ と基準電圧源4から出力される基準電圧 $V_r$ との電圧差を比較し、その比較結果をレベル検出信号5として出力する。例えば、 $V_s > V_r$ の時には、レベル検出信号5に有効を示すレベル信号を出力し、 $V_s < V_r$ の時には、無効レベルの信号を出力する。レベル検出判定器6はレベル検出信号5と基準時間信号を示すクロック信号を伝送する基準時間信号を入力し、規定受信レベルの受信の有無を統計的に判定し、レベル検出信号7として出力する。

【0006】 次に、レベル検出判定器6を図2により説明する。アップダウンカウンタ回路6cはレベル検出信号5のレベルに基づき、カウンタを上昇させたり、カウンタを下降させたりする。このカウンタ信号は基準時間信号6aとなるクロック信号によりカウントされる。初期値設定回路6bはアップカウンタ回路6cのカウント開始時の初期値を設定する。包絡線検出回路1の出力が不安定であったり、増幅器2の出力電圧 $V_s$ が基準電圧源4の出力電圧 $V_r$ とほぼ同レベルの場合におけるレベル検出判定器6内の信号のタイミングチャートを図3に示す。図3において、アップダウンカウンタ6cは、レベル検出信号5のレベルに基づき、カウントアップ/カウントダウンを行う。例えば、初期値設定回路6bの値が受信低下を示す計数値の下限Tを示し、レベル検出信号5が受信レベル上昇によりカウントアップを意味するときは、基準時間信号6aと同期してT、+1、T。

+2、…と増加し、レベル検出信号5が受信レベル低下によりカウントダウンを意味するときには、基準時間信号6aと同期して、 $T_0 + 1$ 、 $T_0$ とカウントダウンし、 $T_0$ 以下には下がらないようになっている。したがって、カウントアップ時間が大きいとき、アップダウンカウンタ6cは最大値を示し、レベル検出信号7にレベル検出が有効レベルであることを通知し、カウントアップを停止する。従って、レベル検出信号5の信号が変動した場合においても、レベル検出信号7は安定した出力を保つことができる。レベル検出信号7を処理した後、アップダウンカウンタ回路6cへ初期値設定信号を出力することで再度正確な検出ができる。

【0007】

【発明の効果】上述したように本発明は、レベル検出判定器を追加することにより、包絡線検出回路の出力が不安定であったり、 $V_r$ と $V_s$ がほぼ同レベルの場合でも、レベル検出信号を安定に出力できる。また、基準時間信号の時間間隔を制御することによって、柔軟性を高めたり、検出時間精度を向上させることが可能となる効\*

\*果がある。

【図面の簡単な説明】

【図1】本発明の一実施例のブロック図である。

【図2】本実施例のレベル検出判定器の構成図である。


【図3】本実施例のタイミングチャートである。

【図4】従来の受信レベル検出回路のブロック図である。

【符号の説明】


- 1 包絡線検出回路
- 2 増幅器
- 3 レベル検出器
- 4 基準電圧源
- 5 レベル検出信号
- 6 レベル検出判定器
- 6a 基準時間信号
- 6b 初期値設定回路
- 6c アップダウンカウンタ回路
- 7 レベル検出信号

【図1】







【図2】



【図3】



【図4】



**THIS PAGE BLANK (USPTO)**